PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-137124

(43)Date of publication of application: 01.06.1993

(51)Int.CI.

HOAN 7/01 7/00 HO4N

(21)Application number: 04-001686

(71)Applicant : **SONY BROADCAST & COMMUN LTD**

(22)Date of filing:

08.01.1992

(72)Inventor:

RICHARDS JOHN W

(30)Priority

Priority number: 91 9100314

Priority date: 08.01.1991


Priority country: GB

(54) SYSTEM CONVERSION DEVICE

(57)Abstract:

PURPOSE: To up-convert a digital video signal of the existing system into that of the high definition system.

CONSTITUTION: Pixel data of the existing system are written in a field storage device at a pixel rate of the existing system (frame A). The pixel data are read from the field storage device to generate an intermediate frame (frame B) corresponding to the high definition system. A vertically hatched part of the frame B indicates a received image part and a horizontally hatched part depicts a dummy image part. Then the received image part of the intermediate frame B is moved as shown in a frame C or G in Fig. Finally, the received image part is magnified in the frame C or G so that the length of the received image part becomes equal to a length of one side of an output frame (frames D, E, H).



LEGAL STATUS

[Date of request for examination]

08.01.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3141357

[Date of registration]

22.12.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

FΙ

(11)特許出願公開番号

特開平5-137124

(43)公開日 平成5年(1993)6月1日

(51)Int.Cl.5

識別記号 庁内整理番号

H 0 4 N 7/01 J 9070-5C

7/00

A 9070-5C

技術表示箇所

審査請求 未請求 請求項の数 2(全 18 頁)

(21)出願番号

特願平4-1686

(22)出願日

平成 4年(1992) 1月8日

(31)優先権主張番号

9100314 5

(32)優先日

1991年1月8日

(33)優先権主張国

イギリス(GB)

(71)出願人 591185814

ソニー・プロードキヤスト・アンド・コミ ユニケーションズ・リミテツド

SONY BROADCAST & CO MMUNICATIONS LIMITE

イギリス連合王国 ハンブシヤー RG22 4 S Bペーシングストーク, ビアブル ズ, ジエイズ クロース (番地なし)

(74)代理人 弁理士 松隈 秀盛

最終頁に続く

(54) 【発明の名称 】 方式変換装置

(57)【要約】

【目的】 ディジタルビデオ信号を現行方式(CCIR 601 525本方式でアスペクト比4:3 、画素数720 ×486 個 等)から高精細方式 (SMPTE 240M方式でアスペクト比1 6:9、画素数1920×1035個等) にアップ変換する。

【構成】 フィールド蓄積器に現行方式の画素レートで 現行方式の画素データを書き込む(フレームA)。上記 フィールド蓄積器から画素データを読み出して、高精細 方式に対応する中間フレーム(フレームB)を形成す る。フレームBのうち、垂直ハッチング部分は入力画像 部分、水平ハッチング部分はダミー画像部分である。次 に、上記中間フレームBの入力画像部分をフレームCま たはフレームGのように移動する。最後に、フレームC またはフレームGのうち、入力画像部分が出力フレーム の1辺の長さと等しい長さになるまで拡大する(フレー ДD, E, H)。




図1例によるフレーム変換動作の例

【特許請求の範囲】

【請求項1】 第1の精細方式による入力フィールドま たはフレームの画素データを第2のより高精細な方式に よる出力フィールドまたはフレームの画素データにアッ プ変換する方式変換装置において、

1

蓄積手段と、

蓄積制御手段と、

処理手段とを備え、

上記蓄積手段は、上記入力フィールドまたはフレームの 画素データを上記第1の精細方式で蓄積するものであ り、

上記蓄積制御手段は、上記第2のより髙精細な方式によ る中間フィールドまたはフレームとして、上記蓄積手段 に蓄積された上記入力フィールドまたはフレーム画素デ ータと共にダミーデータを出力させるように上記蓄積手 段を動作制御し、上記入力フィールドまたはフレームの 画素データが上記中間フィールドまたはフレームの連続 的な能動領域を占め、上記ダミーデータが上記中間フィ ールドまたはフレームの残りの部分を占めるようにする ものであり、

上記処理手段は、上記中間フィールドまたはフレームの 上記能動領域を垂直方向および水平方向に拡大して上記 第2のより髙精細な方式による上記出力フィールドまた はフレームを作成するに際し、上記垂直方向および水平 方向のうち少なくとも一の方向において上記出力フィー ルドまたはフレームのほぼ全体にわたって上記画素デー タが広がるようにしたことを特徴とする方式変換装置。

【請求項2】 上記第1の精細方式および上記第2のよ り高精細な方式は、異なるフィールドまたはフレームア スペクト比を有し、

上記処理手段は、上記中間フィールドまたはフレームの 能動領域を拡大するためにサイドバーモードで動作して 上記垂直方向および水平方向のうち少なくとも一の方向 において上記出力フィールドまたはフレームのほぼ全体 を上記能動領域が覆うように広げ、上記ダミーデータが 上記出力フィールドまたはフレームのうち少なくとも一 つの余分な部分を占めるようにしたことを特徴とする請 求項1記載の方式変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、現行方式のディジタル ビデオ信号を高精細方式のディジタルビデオ信号に変換 する方式変換装置に関する。

[0002]

【従来の技術】髙精細ディジタルビデオ信号の一般的・ 共通的な方式として、SMPTE 240M方式と、European HDT V 方式の2つの方式があり、それらの方式の特徴はつぎ のとおりである。

【0003】SMPTE 240M方式は、走査線が1125本、フィ

クト比が16:9、および1フレーム当りの能動画素数が19 20×1035個の特徴を有している。

【0004】European HDTV 方式は、走査線が1250本、 フィールド周波数が50Hz、インタレース比が2:1、ア スペクト比が16:9、および1フレーム当りの能動画素数 が1920×1152個の特性を有している。

【0005】これらの髙精細方式で種々の素材が加工用 および(または)配給用として作成されている。しかし ながら、現在までに、これらの高精細方式に比較してき 10 わめて大量の現行方式による素材が作成されており、ま た現在も作成中である。したがって、これらの現行方式 により作成された素材をアップ変換して高精細方式によ る素材に変換することが望まれている。他の髙精細方式 による素材と集約することができるように、および(ま たは) 髙精細方式として配給することができるようにす るためである。

【0006】現行のディジタルビデオ信号の方式の例と して、つぎのような4つの方式がある。

【0007】CCIR 601 525本方式は、走査線が525 本、 20 フィールド周波数が60Hz、インタレース比が2:1、ア スペクト比が4:3、および1フレーム当りの能動画素数 が720 ×486 個の特徴を有している。

【0008】CCIR 601 625本方式は、走査線が625 本、 フィールド周波数が50Hz、インタレース比が2:1、ア スペクト比が4:3、および1フレーム当りの能動画素数 が720 ×576 個の特徴を有している。

【0009】4fSC 525 D2 方式は、走査線が525 本、フ ィールド周波数が60Hz、インタレース比が2:1、アス ペクト比が4:3、および1フレーム当りの能動画素数が 30 768×486個の特徴を有している。

【0010】4fSC 625 D2 方式は、走査線が625 本、フ ィールド周波数が50Hz、インタレース比が2:1、アス ペクト比が4:3、および1フレーム当りの能動画素数が 948×576個の特徴を有している。

[0011]

【発明が解決しようとする課題】上記したアップ変換に 関連して、アスペクト比を4:3 から16:9に変換する処理 する際に発生する問題と、水平方向と垂直方向とで解像 度が異なることを原因とする問題と、異なるフィールド 40 周波数を時間的に遅れずに変換する問題とがある。

【0012】本発明はこのような問題に鑑みてなされた ものであり、第1の精細方式によるディジタルビデオ信 号(入力フィールドまたはフレームの画素データ)を第 2のより高精細な方式によるディジタルビデオ信号(出 カフィールドまたはフレームの画素データ)にリアルタ イムに変換する方式変換装置を提供することを課題とす

[0013]

【課題を解決するための手段】第1の本発明方式変換装 ールド周波数が60Hz、インタレース比が2:1、アスペ 50 置は、例えば、図1~図3に示すように、第1の精細方

式による入力フィールドまたはフレームの画素データを 第2のより高精細な方式による出力フィールドまたはフ レームの画素データにアップ変換する方式変換装置にお いて、蓄積手段300,301と、蓄積制御手段20 と、処理手段18とを備え、蓄積手段300,301 は、上記入力フィールドまたはフレームの画素データを 上記第1の精細方式で蓄積するものであり、蓄積制御手 段20は、上記第2のより高精細な方式による中間フィ ールドまたはフレームとして、上記蓄積手段300,3 01に蓄積された上記入力フィールドまたはフレームの 画素データと共にダミーデータを出力させるように上記 蓄積手段300.301を動作制御し、上記入力フィー ルドまたはフレーム画素データが上記中間フィールドま たはフレームのうち、連続的な能動領域を占め、上記ダ ミーデータが上記中間フィールドまたはフレームのう ち、残りの部分を占めるようにするものであり、処理手 段18は、上記中間フィールドまたはフレームのうち、 上記能動領域を垂直方向および水平方向に拡大して上記 第2のより高精細な方式による出力フィールドまたはフ レームを作成するに際し、上記垂直方向および水平方向 のうち、少なくとも一の方向において上記出力フィール ドまたはフレームのほぼ全体にわたって上記画素データ が広がるようにしたものである(図2中、フレームDま たはフレームE参照)。

【0014】第2の本発明方式変換装置は、上記第1の精細方式および上記第2のより高精細な方式が異なるフィールドまたはフレームアスペクト比を有し(図2中フレームAとフレームDとを参照)、上記処理手段18が、上記中間フィールドまたはフレームの能動領域を拡大するためにサイドバーモードで動作して上記垂直方向および水平方向のうち少なくとも一の方向において上記出力フィールドまたはフレームのほぼ全体を上記能動領域が覆うように広げ、上記ダミーデータが上記出力フィールドまたはフレームのうち少なくとも一つの余分な部分を占めるようにしたものである(図2中、フレームDまたはフレームE参照)。

[0015]

【作用】本発明方式変換装置によれば、第1の精細方式による入力フィールドまたはフレームの画素データを第2の精細方式による中間フィールドまたはフレームの能動領域とし、その能動領域を垂直方向および水平方向に拡大して上記第2のより高精細による方式で出力フィールドまたはフレームを作成するに際し、上記垂直方向および水平方向のうち、少なくとも一の方向において上記出力フィールドまたはフレームのほぼ全体を上記画素データが覆うように広げるようにしたので、上記入力フィールドまたはフレームの画素データ部分が欠けることがなくて最大の大きさになる上記出力フィールドまたはフレームを得ることができる。

[0016]

【実施例】以下、本発明方式変換装置の一実施例について図面を参照して説明する。

【0017】図1は、この実施例による方式変換装置の構成を示している。この方式変換装置は、入力信号線10に供給された入力現行CCIR 601 525本方式によるディジタルビデオ信号(以下、必要に応じて入力現行方式信号または入力信号という)を出力高精細SMPTE 240M方式によるディジタルビデオ信号(以下、必要に応じて出力高精細信号または出力信号という)に変換して出力信号 線12に供給するものである。

【0018】上記入力信号の方式は、走査線が525 本、フィールド周波数が60Hz、インタレース比が2:1、および図2の垂直ハッチングを施したフレームAに示されるように、アスペクト比が4(H):3(V)で1フレーム当りの能動画素数が720(H)×486(V)個の特徴を有している。したがって、上記入力信号のフレームサイズは、入力フレームの幅をLとしたとき、L×3L/4になる。また、入力画素のアスペクト比は、4/720(H):3/486(V)、すなわち9:10になっている。上記入力画素のアスペクト比が正方形でないことに留意する。

【0019】上記出力信号の方式は、走査線が1125本、フィールド周波数が60Hz、インタレース比が2:1、および、例えば、図2に示すフレームDのうち、垂直ハッチング部分を施した部分に示すように、アスペクト比が16(H):9(V)で1フレーム当りの能動画素数が1920(H)×1035(V)個の特徴を有している。したがって、上記出力信号のフレームサイズは、出力フレームの幅をL'としたとき、L'×9L'/16になる。また、出力画素のアスペクト比は、16/1920(H):9/1035(V)、すなわち23:24になっている。このように、上記出力画素のアスペクト比も、正方形ではなく、しかも上記入力画素のアスペクト比とも異なっていることに留意する。

【0020】入力信号線10に供給されたそれぞれのフ レームは、方式変換器14に供給される。方式変換器1 4は、供給されたそれぞれのフレームに対応する中間フ レームを信号線16上に出力して画像移動/拡大器(TRA NSLATOR/EXPANDER、以下、移動/拡大器という) 18に 供給する。移動/拡大器18は、供給された上記中間フ レームを出力フレームに変換して出力信号線12上に出 力する。信号線16上の上記中間フレームは、高精細方 式のうちのSMPTE 240M方式になっている。ここで、この 中間フレームの1部分には、上記入力フレームの画素デ ータが含まれている。例えば、図2に示すフレームBの 左上隅の垂直ハッチングで示すように、画素数が720(H) ×486(V)でフレームサイズが3L'/8(H)×243L'/920(v)と して含まれている。上記中間フレームBの残りのデータ は、図中、水平方向のハッチングで示すダミーデータで ある。

【0021】移動/拡大器18は、まず、移動器におい 50 て上記中間フレームBを構成する各画素データを、例え

ь

ば、図2のフレームC、Gに示すように、移動量(t_* , t_y) に基づき移動させる。つぎに、拡大器において、例えば、図2のフレームD、E、F、Hに示すように、位置(960,518) 上のフレームの略中央部分の画素を拡大係数(e_x , e_y) に基づき拡大する。

【0022】フレームCに示す例では、移動量(tx, ty) は(600,275)であり、フレームBの左上隅にあっ た垂直ハッチングされた能動画素データがフレームCの 中央部に移動される。フレームCからフレームDへの拡 大は、拡大係数 (ex, ey) = (8/3,230/81)に基づき 処理されている。水平拡大係数8/3 により能動領域の幅 が720 画素から1920画素に広げられ、この広げられた幅 は、1フレームDの幅に等しい幅になる。垂直拡大係数 230/81により、能動領域の高さは、486 画素から1380画 素に広げられる。したがって、画像のアスペクト比は、 元の値L':(1380/1035)(9L'/16)、すなわち4:3にもどさ れる。しかしながら、この垂直方向の拡大は、フレーム Dの外側部分の画像である上下の余分な部分に対しても 行われる。したがって、これらの余分な部分、すなわち フレームDの上下に斜線のハッチングで示した部分(そ れぞれ、約172 画素分)は、切り取られる(以下、切り 取ることを必要に応じてクロッッピングという)。

【0023】同様にフレーム Cからフレーム Eへの変換は、拡大係数(e_x , e_y) = (2,115/54)によって処理される。垂直拡大係数115/54により、能動領域の高さが486画素相当から1035画素相当に広げられ、この広げられた高さが1フレーム E の高さにちょうど等しい高さになる。水平拡大係数2により、能動領域の幅が720画素から1440画素に広げられ、画像のアスペクト比は、元の値1400E (1920:9E) / 16、すなわち4:3にもどされる。しかしながら、この水平方向の拡大は、フレーム E の横幅全体まで拡大するものでない、したがって、フレーム E の左右の各240画素分の余分な部分は、ダミーデータとされる(フレーム E の水平ハッチング部分参照)。

【0024】フレームDで失われる画像部分は、通常、許容される。しかしながら、フレームEで発生している両側の棒状部分(以下、サイドバーという)は、好ましいものではない。フレームDとフレームEのような拡大処理では、フレームDにおける画像の失われる部分がより少なくなり、かつフレームEにおけるサイドバーがより狭くなることが望ましい。

【0025】フレーム C からフレーム F への拡大は、拡大係数 $(e_x, e_y) = (7/3,805/324)$ に基づき処理されている。水平拡大係数7/3 により能動領域の幅が720 画素から1680画素に広げられ、その際、それぞれ120 画素に相当するダミーデータによるサイドバーが残ることになる。垂直拡大係数805/324 により、能動領域の高さは、486 画素から1207画素に広げられる。したがって、画像のアスペクト比は、元の値1680L'/1920: (1207/1035)(9L'/16)、すなわち4:3 にもどされる。この場合、

上下の86画素相当の余分な部分が切り取られる。

【0026】フレームD、E、Fにおいて、垂直拡大係数に対する水平拡大係数の比ex/eyが同一の値108/1 15であることに留意する。これは、画像がゆがまないようにするために必要なことである。この拡大係数比ex/ey=108/115の値は、CCIR 601 525本 方式による9:10の画素アスペクト比を SMPTE 240M 方式の画素アスペクト比に変換する必要性に基づき決定される。すなわち、拡大係数比ex/eyは、(9/10)/(23/24)=108/1 10 15として決定される。

【0027】たとえば、比較的に重要度の低い背景の中に描かれたタイトルが入力フレームの横方向全体に広げられた場合に、背景画の歪は許容範囲である。したがって、出力フレームにおいて、タイトル情報の一部でも欠けないこと、および任意の大きさのサイドバーの発生を避けることが望ましいことである。

【0028】 これらの要望を解決するために、タイトルモード(title mode)動作が用意されている。このタイトルモード動作においては、水平画素数が720 画素から19 20画素に拡大され、一方、垂直画素数が486 画素から10 35画素に拡大される。この場合、拡大係数(ex.

e,)は(8/3,115/54)に選択すればよい。ここで、水平 拡大係数 e x は、図 2 Dに示した、いわゆるエッジクロップモード(edge-crop mode)動作における値と等しい値であり、垂直拡大係数 e y は、図 2 E に示したサイドバーモードにおける値と等しい値である。上記した実施例によれば、フレーム B とフレーム C との間の移動量($t \times , t y$)=(600,275)は、フレーム C の中央に能動領域を移動する。このため、フレーム D とフレーム E に示したように、上下部分の切取り量が対称になるとともに、フレーム E とフレーム F に示したように、左右部分のサイドバーが対称になる。

【0029】ある場合には、クロッピングとサイドバーとが対称でないことが好ましい。例えば、フレームG、Hに示すように、出力画像に対応して含まれる入力画像の下側の部分が全て重要な部分であり、上の方の部分は切り取られてもよく、しかもほんの少しのサイドバーの発生も回避したい場合である。

【0030】この場合、フレームGは、移動量(tx,40 ty)=(600,214)に基づいて形成される。図2からわかるように、フレームGの能動領域がフレームCの能動領域に比較して高い位置にある。フレームHは、フレームGに対して拡大係数(ex,ey)=(8/3,230/81)の処理によって得られる。この拡大係数値は、フレームCとフレームDとの間の変換の際の拡大係数に等しい。しかしながら、フレームGにおける能動領域の位置の修正により、フレームHにおける能動領域は、フレームHの横幅に正確に一致し、また、フレームの下の部分においては、僅かの部分も切り取られない。能動領域の上の部分の余分な部分は345 画素分に相当する高さであり、その

部分は、斜めのハッチング部分で示したように切り取ら れる。これを、ズームモード(zoom mood)動作という。

【0031】上記した実施例によれば、出力フレームの 能動領域は、フレームE、Fに示したように、狭くなる か、フレームD、Hに示したように等しい幅になる。必 要に応じて、水平拡大係数を比較的に大きな値、すなわ ち、水平拡大係数 ex を値8/3 よりも大きい値に選択す ることができる。そうすると、画像の余分な上下部分に 加えて余分な左右部分も出力フレーム上では切り取られ ることになる。そして、移動量(tx, ty)を適当に 10 ている。 選択することにより、入力画像のうち、所望の部分を出 カフレーム上に表すことができる。

*【0032】上記した実施例では、CCIR 601 525本方式 からSMPTE 240M方式へのアップ変換について説明してい る。したがって、従来の技術の項で説明した他の方式間 の変換においては、それらに適合した異なる移動量(t x , t y) および拡大係数(ex , ey) を選択する必

【0033】表1には、上記した全ての方式についての フレームの能動領域の画素数(Px, Py)と、フレー ムアスペクト比Rrと、画素アスペクト比Rpとを示し

[0034]

【表1】

-			
方式	能動画素数 (Px,Py)	フレームアスペ クト比(R;)	画素アスペクト 比(R。)
SMPTE 240M	(1920, 1035)	16/9	23/24
European HDTV	(1920, 1152)	16/9	16/15
CCIR 601 525本	(720, 486)	4 / 3	9 / 1 0
CCIR 601 625本	(720,576)	4 / 3	16/15
4fsc D2 525本	(768, 486)	4 / 3	27/32
4fsc D2 625本	(948, 576)	4 / 3	64/79

【0035】この場合、画素アスペクト比R。は、式R p=R_f ・P_y / P_x によって算出される。

【0036】中間フレームの能動領域をフレームの中央 に移動するためには、移動量(tx, ty) を(tx, ty)=((Px "-Px')/2,(Py "-Py')/2) に設定すれ 30 【0038】 ばよい。ただし、(Px',Py')は入力フレームの画素 数を示し、(P,",P,")は出力フレームの画素数を示※

※している。

【0037】表2に、中央に移動するための移動量(t x , t v) の具体的な値を種々の方式変換に対応させて 示している。

【表2】

中央に移動するための 移動量(t _x , t _y)		出力方式		
		SMPTE 240H	European HDTV	
	CCIR 601 525本	(600,274)	(600, 333)	
入力 方式	CCIR 601 625本	(600,229)	(600, 288)	
力式	4fsc D2 525本	(576, 274)	(576, 333)	
	4fsc D2 625本	(486,229)	(486, 288)	

【0039】出力フレームにおけるサイドバーの発生量 を正確にゼロにするためには、拡大係数(ex',ev') $\mathcal{E}(e_x', e_y') = ((P_x''/P_x'), (P_x'' R_p'')/(P_x'')$ x'R,')) に設定すればよい。ただし、R,' は入力 フレームの画素アスペクト比を示し、R。"は出力フレ ームの画素アスペクト比を示している。

【0040】表3にサイドバーの発生量を正確にゼロに するための拡大係数(ex',ev')の具体的な値を種々 の方式変換に対応させて示している。

[0041]

【表3】

サイドバーをゼロにす るための拡大係数 (e、′ , e , ′)		出力方式		
		SHPTE 240H	European HDTV	
	CCIR 601 525本	(8/3,230/81)	(8/3, 256/81)	
入力 方式	CCIR 601 625本	(8/3, 115/48)	(8/3,8/3)	
力式	4fsc 02 525本	(5/2,230/81)	(5/2, 256/81)	
	4fsc 02 625本	(160/79, 115/48)	(160/79,8/3)	

【0042】一方、出力フレームにおける切取り量の発生量を正確にゼロにするためには、拡大係数(ex",ey")を(ex",ey")=((Py"Rp')/(Py'Rp'))に設定すればよい。

*にするための拡大係数(ex",ey")の具体的な値を種々の方式変換に対応させて示している。

10

[0044]

【表4】

【0043】表4にクロッピングの発生量を正確にゼロ*

クロッピングをゼロに するための拡大係数 (e x " , e , ")		出力方式		
		SHPTE 240H	European HDTV	
	CCIR 601 525本	(2,115/54)	(2,64/27)	
入力方式	CCIR 601 625本	(2,115/64)	(2,2)	
カス	4fsc 02 525本	(15/8,115/54)	(15/8,64/27)	
	4fsc D2 625本	(120/79, 115/64)	(120/79,2)	

【0045】また、上記したタイトルモード動作による 出力フレームを作成するためには、拡大係数(ex',e ,")を(ex',ey")=((Px"/Px'),(Py"/ Py'))に設定すればよい。 ※数(ex',ey")の具体的な値を種々の方式変換に対応 させて示している。

30 【0047】 【表5】

【0046】表5にタイトルモード動作における拡大係※

タイトルモードにおけ る拡大係数 (ex′, ey″)		出力方式		
		SHPTE 240H	European HDTV	
	CCIR 601 525本	(8/3, 115/54)	(8/3,64/27)	
入力 方式	CCIR 601 625本	(8/3, 115/64)	(8/3,2)	
ЛХ	4fsc D2 525本	(5/2,115/54)	(5/2,64/27)	
	4fsc D2 625本	(160/79.115/64)	(160/79,2)	

【0048】上記したことを整理して説明すると、中間フレームBにおいて能動領域は、方式変換器14により上記中間フレームBの隅に移動される。そして、移動/拡大器14は、フレームの能動領域をフレームの中央(フレームC)または中央の近く(フレームG)に移動させた後、能動領域の中心を拡大の中心として拡大するようにしている。

【0049】他の変形例では、方式変換器14によって、フレームBの能動領域を直接フレームの中央に移動するようにすることもできる。この場合、図2のフレームCに示したようなフレームが直接作成されるので、移動処理が不要となり、拡大処理に対抗するものとして、対称クロッピング、対称サイドバー等の効果でフレーム50 D, E, Fを作成することが要求される。フレームGに

とを受け取る。

示したような非対称のフレームを作成するためには、移動/拡大器 1 8 により僅かな移動処理を行うことが必要である。

【0050】さらに他の変形例では、図2のフレームBに示すように、中間フレームの能動領域がフレームの隅に配されるようにすることもできが、その場合には、移動/拡大器18において、能動領域の移動処理と拡大処理とを分離して行うことはない。その代わり、移動/拡大器18は、能動領域をフレームの中心に一致しない箇所から拡大するようにする。例えば、図2のフレームBにおいては、拡大の中心をフレームの左上隅として拡大係数(e_x , e_y)=(8/3, 230/81)により拡大処理を行うようにしている。この結果、フレームの上の部分よりもむしろ余分な下の部分が切り取られたことを除いてフレームHに示したようになる。

【0051】図1に示したように、方式変換器14と移動/拡大器18とは、システムコントローラ20によって動作が制御される。すなわち、システムコントローラ20から次に示す制御信号が供給されることで、方式変換器14と移動/拡大器18の動作が制御される。上記制御信号としては、入出力フォーマット、移動/拡大器18に設定される移動量と拡大係数、および上記ダミーデータの値等の制御信号である。なお、これらのパラメータは、必要に応じて、マニュアルで直接設定してもよく、プリセットしてもよい、配線変更により行うようにしてもよい。

【0052】図3は、方式変換器14の詳細な構成を示している。図3において、入力信号線10上の入力信号は、被制御データとして入力スイッチ22とシンクデコーダ24とに供給される。このシンクデコーダ24は、上記入力信号から水平同期信号と垂直同期信号とを検出する。検出された水平同期信号と垂直同期信号とは、タイミング信号としてセレクタ26に供給されるとともに、書き込みアドレス発生器34、読み出しアドレス発生器40およびシンクフォーマッタ28は、出力信号線16に現れる出力信号に同期信号を付加する。

【0053】セレクタ26は、データ入力スイッチ22に供給された画素データを1フィールド蓄積器300のデータ入力端子または1フィールド蓄積器301のデー 40タ入力端子に選択的に供給する。セレクタ26は、また、被制御書き込みアドレススイッチ32を切り換えて、書き込みアドレス発生器34で発生された書き込みアドレスを1フィールド蓄積器300,301のアドレス入力端子に選択的に供給する。

【0054】方式変換器14は、また、セレクタ26によって切り換え制御される被制御データ出力スイッチ36を有している。セレクタ26は、その被制御データ出

カスイッチ36を切り換えて、非書き込み状態にある1フィールド蓄積器300または1フィールド蓄積器301から読み出したデータを出力信号線16上に選択的に出力する。セレクタ26は、また、被制御読み出しアドレススイッチ38を制御して、読み出しアドレス発生器40から出力された読み出しアドレスを読み出し状態にある1フィールド蓄積器300,301のアドレス入力端子に選択的に供給する。セレクタ26は、さらに、読み出し/書き込みイネーブル信号を1フィールド蓄積器34,40とセレクタ26は、システムコントローラ20から入力信号方式と要求された出力信号方式の制御信号

12

【0055】図3には、画素データの流れとアドレスデータの流れとが描かれている。なお、実際上、データ入力スイッチ22は省略され、その場合に、入力信号線10は、直接、1フィールド蓄積器300、301が読み出し中の場合には、入力信号線10上に供給された入力データが無視されるからである。また、1フィールド蓄積器300、301がトライステート出力形である場合には、データ出力スイッチ22は冗長である。さらにまた、アドレススイッチ32、38は、1フィールド蓄積器300、301がそれぞれ、書き込みアドレス入力と読み出しアドレス入力とを個別に有する場合には、省略される。

【0056】次に、図3に示す方式変換器14の動作について、4fsc D2525本方式をSMPTE240M方式にアップ変換することを例として説明する。入力信号線10上に30供給されるそれぞれの入力フレームのうち、まず、奇数フィールドが、1フィールド蓄積器300に書き込まれ、それから偶数フィールドが、1フィールド蓄積器301に書き込まれている間に、そのまえのフレームの偶数フィールドが1フィールド蓄積器301に書き込まれている間に、そのまえのフレームの偶数フィールドが1フィールド蓄積器301に書き込まれているときには、同じフレームの奇数フィールドが1フィールド蓄積器301に書き込まれているときには、同じフレームの奇数フィールドが1フィールド蓄積器300から読み出されて出力信号線16上に出力される。

【0057】入力画素は、周波数14.3MHz(NTSCサブキャリア周波数の4倍の周波数=4fsc)で供給され、したがって、書き込みアドレス発生器34は、同じ周波数で、連続して書き込みアドレス(Px, Py)を発生する。1フレームのうち、偶数フィールド用の書き込みアドレスは、表6に示すように増加する。

[0058]

【表6】

13

(0,484)	(1,484)	(2,484)	(3, 484) · · · · (718, 484)	(719, 484)
•		•	•	···· :	•
(0,4)	(1,4)	(2,4)	(3,4)	(718, 4)	(719, 4)
(0,2)	(1,2)	(2,2)	(3,2)	(718,2)	(719, 2)
(0,0)	(1,0)	(2,0)	(3,0)	(718,0)	(719,0)

【0059】同様に、1フレームのうち、奇数フィール ド用の書き込みアドレスは、表7に示すように、増加す る。

* [0060] 【表7】

(0,485)	(1,485)	(2,485)	(3,485) · · · · (718, 485)	(719, 485)
•	•	•	•	• • • • • • • • • • • • • • • • • • • •	•
(0,5)	(1,5)	(2,5)	(3,5)	(718,5)	(719,5)
(0,3)	(1, 3)	(2,3)	(3, 3)	(718,3)	(719,3)
(0,1)	(1,1)	(2,1)	(3,1)	(718, 1)	(719, 1)

【0061】出力画素は、1画素に対して周波数74.25 MHzで発生させることが必要であり、ダミー画素デー タは、それぞれのフィールドの終わりの部分およびそれ ぞれの走査線の終わりに部分で発生させることが必要で ある。ダミーデータは、それぞれの1フィールド蓄積器 300、301のなかのメモリ空間のうち、所定の1箇 タ素片(element) として書き込まれており、指示された 位置に基づいて出力されるようになっている。

【0062】1フィールド蓄積器300,301は、そ※

※れぞれ、高精細方式の1フィールド分(すなわち、SMPT E 240M方式では、1920画素×1035画素分)と、入力デー タが書き込まれる前に予め書き込まれているダミーデー タ分とを合わせた分のメモリ容量を有している。

【0063】第1のケースでは、それぞれのフレームの それぞれの偶数フィールドに対して表8に示すような増 所、例えば、メモリアドレス(0,486) に予めダミーデー 30 加順で、読み出しアドレス発生器40から読み出しアド レスが供給される。

[0064]

【表8】

(0,486) ×528000					
(0,484)	(1,484) · · · · (718, 484)	(719, 484)	(0,486)	×1200
•	•		•		•
(0,4)	(1,4)	(718, 4)	(719.4)	(0,486)	× 1200
(0,2)	(1,2)	(718, 2)	(719, 2)	(0,486)	× 1200
(0,0)	(1,0)	(718,0)	(719,0)	(0,486)	× 1200

【0065】同様に、それぞれのフレームのそれぞれの 奇数フィールドに対して表9に示すような増加順で、読 み出しアドレス発生器 40から読み出しアドレスが供給 される。

[0066]

【表9】

(0,486) × 526080					
(0,485)	(1,485) · · · · (718, 485)	(719, 485)	(0,486)	× 1200
•	•	:	•		•
(0,5)	(1,5)	(718,5)	(719,5)	(0,486)	× 1200
(0,3)	(1,3)	(718,3)	(719, 3)	(0,486)	× 1200
(0,1)	(1,1)	(718, 1)	(719,1)	(0,486)	× 1200

【0067】第2のケースでは、それぞれのフレームのそれぞれの偶数フィールドに対して表10に示すような

*ドレスが供給される。

[0068]

増加順で、読み出しアドレス発生器 40 から読み出しア * 【表

【表10】

(0,0)	(1,0) ··· (719,0)	(720,0)	·· (1919, 0)
(0,2)	(1,2) ··· (719,2)	(720, 2)	(1919, 2)
(0,4)	(1,4) ··· (719,4)	(720,4)	(1919, 4)
•	: :		
(0,484)	(1, 484) · · · · (719, 484)	(720, 484) ··	(1919, 484)
(0,484)	(1,484)		··(1919, 484)
	:		:
(0, 1034)	(1,1034)		(1919,1034)

【0069】同様に、それぞれのフレームのそれぞれの ※給される。 奇数フィールドに対して表11に示すような増加順で、 【0070】

 $(1,1) \cdots (719,1)$

 $(1,3) \cdots (719,3)$

....

読み出しアドレス発生器 4 0 から読み出しアドレスが供 ※

(0,0)

(0, 3)

【表11】

(720, 1)

(720, 3)

 \cdots (1919, 1)

 \cdots (1919, 3)

(0,5) (1,5) ····(719,5) (720,5) ····(1919,5)

(0,5) (1,5)(19,5) (720,5)(1919

(0,485) (1,485) ···· (719,485) (720,485) ···· (1919,485)

(0, 487) (1, 487) (1919, 487)

(1313, 401)

が含まれている。また、上記の表8~11において、ア ドレス配置は、画像の画素位置の対応させて描いている が、1フィールド蓄積器300,301用のRAMは、 そのような構成になっていることが必要ではなく、画素 アドレスとRAMアドレスとの間で所定の変換が行われ ればよい。例えば、表8および表9の場合には、RAM アドレスAは偶数1フィールド蓄積器301と奇数1フ ィールド蓄積器300に対して次の数式で与えればよ い。

 $A = P_x + (1024 P_y / 2)$ A = Px + (1024(Py - 1) / 2)…奇数

【0072】 ここで、Py は、9ビットの数Py 8~P y 0 で表され、Px は、10ビットの数Px 9 ~Px 0 で表される。この変換は、RAMアドレスAのうち、上 位8ビットのアドレスA17 ~A10 として、Py のうち、 上位8ビットのP,8~P,1に供給し、RAMアドレ スAのうち、下位10ビットのアドレスA9~A0として、 Px のうち、下位 1 0 ビット Px 9 ~ Px 0 を供給する ようにすれば、容易に可能である。このようにして、こ のケースにおいては、それぞれのフィールド蓄積器30 20 てフレームの中央に設定されることになる。 0, 301用のRAMのメモリ容量として218ビット、 すなわち、256kB が必要とされる。

【OO73】また、装置が CCIR 601 625 本方式または 4fsc D2 625 本方式からの方式変換装置である場合に は、1フィールド上の垂直画素数が288 画素になるの で、そのときには、 P_v は、9ビットの数 P_v $9 \sim P_v$ 1 に代替して、10ビットの数 P, 9 ~ P, 0 が採用さ れ、それぞれの1フィールド蓄積器300,301は、 2¹⁹ビット、すなわち、0.5MB のメモリ容量が必要とさ れる。

【0074】上記の表10および表11の場合には、、 RAMアドレスAは、偶数1フィールド蓄積器301と 奇数1フィールド蓄積器300に対して次の数式で与え ればよい。

 $A = P_x + (2048 P_y / 2)$ A = Px + (2048(Py - 1) / 2)…奇数

[0075] CCC、Py P_{x} P_{x} P_{x} P_{x} ットの数Py 10~Py 0 およびPx 10~Px 0 で表され る。この変換は、RAMアドレスAのうち、上位10ビ ットのアドレスA20~A11 として、Py のうち、上位1 OビットのPy 10~Py 1 に供給し、RAMアドレスA のうち、下位11ビットのアドレスA10~A0として、P x のうち、下位11ビットのPx10~Px0 を供給する ようにすれば容易に可能である。このようにして、この ケースにおいては、それぞれの1フィールド蓄積器30 0,301用のRAMのメモリ容量として2²¹ビット、 すなわち、2MBが必要とされる。

【0076】画素アドレスとRAMアドレスとの間の他 の変換形式としては、例えば、アドレス発生器34,4 0によって、1フィールド蓄積器300,301に必要 なアドレスを直接発生して供給するようにしてもよい。 【0077】ある場合には、例えば、図2のフレーム E, Fに示すように、移動/拡大器18から出力される

フレーム中にダミーデータが現れることに留意する。こ れらのダミーデータは、好ましくは黒色等の背景色、ま たは、上記した第2のケースに示したように一様な背景 パターンに選択されることが好ましい。

【0078】ここで、方式変換器14の初期化処理につ いて説明する。まず、データ入力スイッチ22が図示し 10 ていない第3または第4の位置に切り換えられ、システ ムコントローラ20から第1および第2の1フィールド 蓄積器300、301に背景用の画素データが供給され る。書き込みアドレス発生器34は、上記した第1のケ ースではアドレス(0,486) を発生するように制御され る。また、上記した第2のケースでは、所望の背景用の データアドレス 720<= Px <=1919および/または48 6 <= Px <=1034を全て発生するように制御される。 この後、上記した処理が遂行されることにより、フレー ムB(図2参照)の能動領域は、方式変換器14によっ

【0079】図4は、上記した装置に関連して形成され た装置の構成を示している。図4に示す装置は、525本 フィールド周波数60Hzの現行精細方式を1125本フィー ルド周波数60Hzの高精細方式にアップ変換する装置で ある。現行の精細ディジタル信号は、信号線44上の他 のディジタル信号発生源から、もしくは、現行の精細デ ィジタルビデオテープレコーダ(DVTR) 42から、 またはアナログビデオテープレコーダ (AVTR) 46 の出力信号がA/D変換器48を経由して、選択的に信 30 号線10を通じて方式変換器14に供給される。

【0080】方式変換器14から出力された中間高精細 フレームは、信号線16を通じて移動/拡大器18に直 接または高精細DVTR(HDDVTR)を経由して供 給される。移動/拡大器18から出力されたフレーム は、信号線12を通じてHDDVTR50に供給される とともに、その他の機器に供給される。

【0081】システムコントローラ20は、方式変換器 14と移動/拡大器18との動作を制御するとともに、 入力DVTR42、入力AVTR46、中間HDDVT 40 R 5 0 および出力 H D D V T R 5 2 におけるテープの開 始位置・停止位置制御等の動作制御を行う。

【0082】CCIR 601 525本方式または4fsc D2 525 本 方式からSMPTE 240M方式への変換、または、CCIR 601 6 25本方式または 4fsc D2 625本方式からEuropean HDTV 方式への変換は、それぞれ、フィールド周波数および フレーム周波数が本質的に変化しないので、時間変換に ついては考慮する必要がない。たとえ、NTSC信号が60H zよりも1%低い59.94 Hzであるとしても、方式変換 器14は、いわゆるオフラインで動作するので、入出力 50 フレームがそれぞれ60Hzと59.94 Hzにロックされて

40

なんらの不都合も発生しない。

【0083】フィールド周波数50H z、インターレース 比2:1の入力方式をフィールド周波数60H z、インタレース比2:1の出力方式に変換する場合、またはこの逆に 変換する場合でも時間変換について考慮する必要がない 場合がある。例えば、信号源から送出される素材が静止 画、静の背景画または静止したタイトル等の場合であ る。しかしながら、他の場合には、時間変換が必要とさ れる。とはいうものの、信号源素材がスクロールタイト ル、パンされた背景またはコンピュータグラフィック等 の動きのある素材である場合には、出力素材に要求され る動きよりも5/6倍おそく、または6/5倍速く作成する ようにすればよい。このような時間変換は演繹的に求め ることができる。

【0084】図5は、上記した装置に関連して、現行の625本 フィールド周波数50Hz精細方式を1125本 フィールド周波数60Hzの高精細方式にアップ変換する装置の構成を示している。図5において、現行の精細ディジタル信号は、信号線44上の他のディジタル信号発生源から、もしくは、現行の精細ディジタルビデオテープレコーダ(DVTR)42から、またはアナログビデオテープレコーダ(AVTR)46の出力信号がA/D変換器48を経由して、選択的に信号線10を通じて方式変換器14に供給される。

【0085】方式変換器14から出力された中間高精細フレームは、信号線16'を通じ、高精細ディジタルフレームレコーダ(HDDFR)54を経由してHDDVTR56に供給される。図5のシステムのうち、この部分までの第1段階の動作は、バースト断続モード(burst intermittent mode)であり、このモードでは、選択された信号源から出力された一続きの入力フレーム(a burst of input frames)が方式変換器14を通じて信号源フィールド周波数50HzでHDDFR54に供給される。それから、HDDFR54に蓄積された中間フレームが、通常の速度で動作されるHDDVTR56にフィールド周波数60Hzで出力されることである。

【0086】第2段の動作は、HDDVTR56に記録されている中間フレームが通常の速度で再生されて信号線16"を通じて移動/拡大器18に供給され、その移動/拡大器18から出力されたフレームが、信号線12を通じてHDDVTR52に供給されるとともに、その他の機器に供給されることである。

【 O O 8 7 】 図 5 の変形例について説明する。この変形例では、HDDFR 5 4 が 1 対のHDDFR s とマルチプレクサとに置換される。これら 1 対のHDDFR s とマルチプレクサとはシステムコントローラ 2 Oによりつぎに説明するように動作制御される。まず、上記HDDFR s の一方により、HDDVTR 5 6 に一続きのフレームが出力されている間に、次の一続きのフレームが残りのHDDFRによって記録される。その後は逆の動作50

20

【0088】さらに、同様に、HDDVTR56は、フィールド周波数50Hz現行の精細方式をフィールド周波数60Hz高精細方式に連続的にアップ変換することができる。これらの効果は、異なるフィールドの再生と記録を同時に行うことの可能なHDDFR54を利用して同様に得ることもできる。

【0089】図5に示したシステムのさらに他の変形例を図6に示している。図6例では、図5例で方式変換器 14の下流側に配置されていたHDDFR54に代替して方式変換器14の上流側に現行精細ディジタルフレームレコーダ(CDDFR)54'が配置されている。この図6例では、入力フレームのバーストが選択された信号源からフィールド周波数50HzでCDDFR54'に記録されたフレームが方式変換器14を経由してフィールド周波数60HzでHDDVTR56に供給される。この場合、HDDVTR56は、通常の速度での記録動作を行う。図5例と異なり、この図6例の過程では、全ての信号源素材が変換される。これ以外の動作については、図6例は、図5例と同様である。

【0090】図6の変形例について説明する。この変形例では、CDDFR54'が1対のCDDFRsとマルチプレクサとに置換される。これら1対のHDDFRsとマルチプレクサとはシステムコントローラ20によりつぎに説明するように動作制御される。まず、上記CDDFRsの一方により、方式変換器14に一続きのフレームが出力されていいる間に、上記次の一続きのフレームが残りのCDDFRによって記録される。その後は逆の動作が行われ、以下繰り返される。

【0091】HDDFR54(図5参照)またはCDDFR54'(図6参照)を交互に利用することにより、HDDVTR56は記録フィールド周波数が50Hzであり、再生フィールド周波数を60Hzで変速記録再生モード(stunt mode)動作を行わせることができる。

【0092】HDDFR54(図5)としては、ソニー (株)製のHDDF-500型を使用することができる。移動/拡大器18は、映像特殊効果装置 (digital video effectsunits)、または、デジタルマルチエフェクト装置として知られている。これら映像特殊効果装置、または、デジタルマルチエフェクト装置では、1フィールド分のディジタルビデオデータを処理して、映像の拡大、反転、パン、クリッピングおよび部分重ね書き等の効果を与えることが可能である。これらの装置の電気的接続法については、例えば、つぎの文献に記載されている。

「K. Blair Benson著、「テレビジョン工学ハンドブック・

(Television EngineerHandbook)」ニューヨークのマク グロウヒル社、1986年発行、第14章」

【0093】システムコントローラ20としては、エデ ィタコントローラとして使用されているソニー(株)製 のBVE 9000型を使用することができる。

【0094】なお、上記した装置、システム、および方 法を使用することにより、種々の変形・応用が可能であ る。たとえば、上記した例では、インターレース比2:1 のビデオ信号について説明しているがこれに限らず、素 材が順次走査素材であっても適用することが可能であ る。この場合、解像度とデータフィールド周波数(dater ate)を保持するために、1フィールド蓄積器300. 301は、1フィールドではなく、フレーム全体のビデ オ信号を記録できることが必要である。上記したのと同 じメモリ容量の蓄積器を用いた場合には、データが減少 し、これに関連して解像度も減少する。

【0095】なお、本発明は上記の実施例に限らず本発 明の要旨を逸脱することなく種々の構成を採り得ること はもちろんである。

[0096]

【発明の効果】以上説明したように、本発明方式変換装 置によれば、第1の精細方式による入力フィールドまた はフレームの画素データを第2のより高精細な方式の中 間フィールドまたはフレームの能動領域とし、その能動 領域を垂直方向および水平方向に拡大して上記第2のよ り高精細な方式による出力フィールドまたはフレームを 作成するに際し、上記垂直方向および水平方向のうち、 少なくとも一の方向において上記出力フィールドまたは フレームのほぼ全体を上記画素データが覆うように広げ るようにしたので、上記入力フィールドまたはフレーム 30 18 移動/拡大器 の画素データ部分が欠けることがなくて最大の大きさに*

* なる上記出力フィールドまたはフレームを得ることがで きるという効果が得られる。

【0097】また、第1の精細方式による入力フィール ドまたはフレームの画素データを第2のより高精細な方 式による出力フィールドまたはフレームの画素データに リアルタイムに変換することができるという効果が得ら れる。

【図面の簡単な説明】

【図1】本発明による方式変換装置の一実施例の構成を 10 示す基本的なブロック図である。

【図2】図1に示す方式変換装置によるフレーム変換動 作を説明するための線図である。

【図3】図1に示す方式変換装置のうち、方式変換器の 詳細な構成を示すブロック図である。

【図4】走査線数525 本、フィールド周波数60Hzのデ ィジタルビデオ信号を走査線数1125本、フィールド周波 数60Hzのディジタルビデオ信号にアップ変換するシス テムのブロック図である。


【図5】走査線数625 本、フィールド周波数50Hzのデ 20 ィジタルビデオ信号を走査線数1125本、フィールド周波 数60Hzのディジタルビデオ信号にアップ変換するシス テムのブロック図である。

【図6】図5例のシステムの変形例を示すプロック図で ある。

【符号の説明】

- 10 入力信号線
- 12 出力信号線
- 14 方式変換器
- 16 信号線
- 20 システムコントローラ

【図1】



本発明の実施例

【図2】






図1例によるフレーム変換動作の例


【図3】



式変換器の例



本発明の他の実施的



本発明のさらに 他の実 施例




図5例の変形例

フロントページの続き

(72)発明者 ジョン・ダブリユー・リチヤーズ イギリス連合王国 ハンプシヤー RG22 4SB, ベーシングストーク,ビアブ ルズ,ジエイズ クロース(番地なし) ソニー・ブロードキヤスト・アンド・コミ ユニケーションズ・リミテツド内